SIEMENS/シーメンスのCAOソフトウェア

... ReqTracerは、設計仕様と要求事項のギャップを埋めることで、従来型の検証（ディレクテッド・テスト）と高度な検証の両方の生産性と有効性を向上させます。 ReqTracer 設計要件が満たされているかどうかを判断するには、仕様からRTL記述、そして検証結果までを追跡する必要があります。ReqTracerを使用すれば、要件駆動型のプロジェクト開発プロセスを容易に実装し、追跡することができます。 ...

... Xpedition EDMデータ管理ツール群は、企業内のエンジニアリングシステムと外部のPLMやERPシステムとのシームレスな統合を実現するために設計されています。この統合は、EDX（Enterprise Data eXchange）データフォーマットを利用して、製品のライフサイクルを通してデータを共有します。EDXは、EDAデータを1つのパッケージに収めて保護し、安全なデータ交換とシンプルなプロセス統合を実現します。EDXは、リリースやツール内部のデータベース構造に依存しない、堅牢で安定したインターフェースを実現します。 ...

... プリント回路基板（PCB）設計のやり直しが例外ではなく、むしろ予想されるのはなぜだろうか。過去のデータによると、スケジュールと予算には通常数回のリスピンが含まれています。Xpeditionソフトウェアに統合されたValor NPIソフトウェアは、製造可能性設計（DFM）技術を使用することで、再スピン回数を平均57%削減できることが証明されています。 DFM解析のメリット ...

... エンジニアリング (CAE) ツールに幅広く対応する豊富なインターフェースを開発・提供しているため、ツール統合時にもカスタムスクリプトの作成は不要です。モデリング/シミュレーション・ソフトウェアの間でデータを自動共有して、性能のトレードオフや設計の堅牢性を評価することができます。 分散実行の利用 HEEDSは、既存のハードウェアへの投資を活用し、利用可能なすべてのハードウェア・リソースを効率的に使用します。事業所内や海外に設置されたWindows/Linuxのワークステーションやクラスターを使用したり ...

... Oasys-RTLは、より高い抽象度で最適化し、統合されたフロアプランニングと配置機能を使用することで、大容量化、ランタイムの高速化、QoRの向上、物理的認識といったニーズに対応します。 高速で高品質なフィジカルRTL合成 Oasys-RTLは、時間内にデザイン・クロージャーを達成するために、フィジカル精度、フロアプランニング、高速な最適化の反復を可能にすることで、より高品質な結果を提供します。 電力を考慮した合成 パワーを考慮した合成機能には、マルチスレッショルド・ライブラリのサポート、自動クロックゲーティング、UPFベースのマルチVDDフローなどがあります。合成中、Oasys-RTLはUPFで定義されたパワー・インテントに応じて、適切なレベル・シフタ、アイソレーション・セル、リテンション・レジスタをすべて挿入します。 RTLから直接フロアプランを作成 Oasys-RTLは、デザイン・データフローとタイミング、パワー、エリア、コンジェスチョンの制約を使用して、デザインRTLから直接フロアプランを作成できます。高度なフロアプラン編集ツールを使用して、リージョン、フェンス、閉塞、その他のフィジカル・ガイダンスを考慮し、マクロ、ピン、パッドを自動的に配置します。 独自の配置優先方式 Oasys-RTLは、最初に合成を行い、次にゲートの最適化を行うのではなく、最適なソリューションに収束する能力が高い、より高いレベルのRTLパーティションを同時に最適化します。 ...

... オブジェクトスナップ（重力）により、迅速で正確なレイアウトを実現 設計環境にシームレスにフィット CalibreおよびCalibre RealTimeとの統合 Python、TCL/Tk、またはC++を使用して完全にスクリプト化および拡張可能 ODB++のインポートおよびエクスポート LinuxとWindowsの両方で利用可能 サードパーティのリビジョン管理ツールとの統合 ...

... 先進のプロセスノードでの設計には、複雑さを増す設計を管理するための新しい配置配線パラダイムが必要です。Aprisaは、最新のSoC向けの詳細配線中心のフィジカル設計プラットフォームです。 複雑なSoC設計のための配置配線テクノロジ Aprisaは、複雑なデジタルIC設計のためのトップレベルの階層設計とブロックレベルのインプリメンテーションのための完全な機能を提供します。詳細配線中心のアーキテクチャと階層型データベースにより、高速な設計終結と最適な品質の結果を競争力のあるランタイムで実現します。 反復回数の削減 詳細配線中心のアーキテクチャ 配置最適化、CTS最適化、詳細配線間の効率的な通信を可能にし、結果品質の向上、反復回数の削減、設計収束の2倍速を実現します。 最高品質の結果 最先端ノードの認定を受けた大手ファウンドリ アプリサは主要ファウンドリの最先端ノードで認定されています。すぐに使えるリファレンスフローにより、最も複雑な設計でも簡単に導入できます。 低消費電力 パワーファースト配置配線 アプリサは、パフォーマンスを犠牲にすることなく、消費電力を重視した設計の主要ターゲットとして低消費電力にフォーカスすることができます。設計者は、最適なPPAを満たすトレードオフを自信を持って選択できます。 ...

... 設計の大規模化、複雑化、エラー数の増加、検証の反復回数の増加により、トータル・サイクル・タイムが増加しています。Calibre nmDRCプラットフォームは、従来のDRCツールとは一線を画す革新的な機能により、サイクルタイム短縮のニーズに応えます。 業界をリードするサインオフ設計ルール・チェック Calibre nmDRCプラットフォームは、業界をリードする性能とキャパシティに加え、最も複雑なルール・ニーズに対応するための継続的な機能革新により、25年以上にわたってすべての主要ファウンドリの内部サインオフDRCソリューションとして採用されています。 推奨ファウンドリ・サインオフ・ツール キャリバーnmDRCテクノロジーは、すべての主要ファウンドリでプロセス定義に社内使用されており、その結果、プロセス要件を定義するルールファイルとルールデッキが作成され、他社のDRCツールの適格性のベンチマークとなっています。 絶え間ない革新 キャリバーnmDRCソリューションは、方程式ベースのDRCやその他の高度な構文のような革新的な機能により、複雑な新しいチェック要件の実装を、基礎となるエンジンの変更を必要とせずに実現します。 業界をリードする性能とキャパシティ Calibre ...

... フィジカル検証をICの世界から先進のパッケージングの世界へと拡張し、マルチダイ・パッケージの製造性を向上させます。1つのCalibreコックピットでアセンブリレベルのDRC、LVS、PEXを行うことができ、従来のパッケージング・フォーマットやツールに影響を与えません。 マルチダイ、システムレベルのアライメント/接続性チェック Calibre 3DSTACKツールは、Calibreのダイレベルのサインオフ検証を拡張し、幅広い2.5Dおよび3Dスタック・ダイ設計の完全なサインオフ検証を可能にします。設計者は、既存のツール・フローとデータ・フォーマットを使用して、あらゆるプロセス・ノードで完全なマルチ・ダイ・システムのサインオフDRCとLVSチェックを実行できます。 マルチダイ/ダイ・オン・パッケージ/インターポーザのアライメント・チェック キャリバー3DSTACKツールにより、設計者はマルチダイ・パッケージ・アセンブリ内の異なるダイ間の正確なアライメントをチェックできます。 マルチダイ、システムレベルの接続性チェック Calibre ...

... ファウンドリ認定を受けたAFSプラットフォームは、従来のSPICEよりも5倍以上、パラレルSPICEシミュレータよりも2倍以上高速なnm SPICE精度を実現します。アナログ、RF、ミックスドシグナル、カスタム・デジタル回路向けに、最速のnm回路検証プラットフォームを提供。新しいeXTremeテクノロジを搭載。 主な特長 アナログFastSPICEプラットフォーム ファウンドリ認定の精度により、AFSは従来のSPICEよりも5倍以上、パラレルSPICEシミュレータよりも2倍以上高速なナノメータSPICE精度を実現します。大規模なポストレイアウト回路では、新しいAFS ...