PCI Expressデジタイザ

... デジタイザ - PCIe - 最大5 GS/s - 8ビット - PCIeインターフェース搭載8ビット・デジタイザ - 5 GS/s、2.5 GS/s、1.25 GS/sモデル - 4チャネル、2チャネル、1チャネルのモデル - 最大1.5 GHzの帯域幅 - 入力レンジ：±200 mV～±2.5 V - 全チャネル同時サンプリング - チャンネルごとにADCとアンプを分離 - 4 GSampleオンボード・メモリ - 最大8枚＝32チャンネルの同期（Star-Hub使用時） - ...

... デジタイザ - PCIe - 最大500 MS/s - 14/16-bit - PCIeインターフェース搭載16または14ビット・デジタイザ - 500 MS/s、250 MS/s、130 MS/sモデル - 4または2チャンネル・モデル - 最大250 MHzの帯域幅 - 入力レンジ：±200 mV～±10 V - 全チャンネル同時サンプリング - チャンネルごとにADCとアンプを分離 - 2 GSampleオンボード・メモリ - 最大8カード＝32チャンネルの同期（Star-Hub使用時） - ...

... デジタイザ - PCIe - 最大125 MS/s - 16ビット - PCIeインターフェース搭載16ビット・デジタイザ - 125 MS/s、80 MS/s、40 MS/s、20 MS/s、5 MS/sモデル - 8チャネル、4チャネル、2チャネル、1チャネルのモデル - 最大60 MHzの帯域幅 - 入力レンジ：± 200 mV～± 10 V - 全チャンネル同時サンプリング - チャンネルごとにADCとアンプを分離 - 512 MSampleオンボード・メモリ - ...

... デジタイザー - PCIe - 最大10 GS/s - 12-bit 記録的なストリーミング速度12.8GB/s! - PCIe x16（Gen3）インターフェース搭載12ビット・デジタイザ - 記録的な12.8GB/sストリーミングをCPUまたはCUDA-GPUに提供 - 10GS/秒、6.4GS/秒、3.2GS/秒モデル - 2チャンネルまたは1チャンネルのモデル - 最大4.7 GHzの帯域幅 - 入力レンジ：±200 mV～±2.5 V - 全チャンネル同時サンプリング - ...

... デジタル波形/ロジックアナライザ - PCIe 32チャンネル・デジタル波形アクイジション - 720 MBit/s 内部サンプリング・レート・タイミング - 700 MBit/s 外部状態クロック - 4 GByte (32 GBit)のオンボード・メモリを標準装備 - 差動インターフェース（LVDS）バージョンあり - シングルエンド（1.2V、1.5V、1.8V、2.5V、3.3V、5V）バージョンあり - FIFOモード連続ストリーミング - 最大8枚＝256チャンネルの同期（Star-Hub使用時） - ...

... DT5724は、波形を記録できるデジタイザであり、パルス高解析のオンライン・デジタル・パルス・プロセッシング（DPP）とダイナミック・アクイジション・ウィンドウの高度なアルゴリズムを実行できます。 シリコン、HPGe、NaIやCsIのような無機シンチレータと電荷増感プリアンプのような高分解能検出器に適しています。波形記録モードでは、データスループットを低減するためにゼロ抑制のアルゴリズムも実装されています。収集はチャンネルに依存せず、異なるチャンネル間の同時計数／反同時計数ロジックや、外部拒否／ゲーティングが可能である。複数のボードを同期させて複雑なシステムを構築することも可能です。 DPPモードの場合、より高い入力レートをサポートし、スループット性能を向上させるために、タイムスタンプ付きリストモードでデータを保存することができます。蓄積されたイベントはリジェクトしたり、オフライン解析用に保存することができます。DPP-PHAモードでのデータ取得は、CoMPASSとMC2Analyzerソフトウェアによって完全に制御され、アルゴリズムパラメーターの管理、プロットの作成、関連するエネルギーと時間のスペクトルの保存が行われます。波形記録モードの場合、ユーザーはCAENScopeとWaveDumpソフトウェアを利用して波形にアクセスし、保存することができます。DPP-DAWモードでは、cデモが波形収集、データプロット、保存を完全に制御します。 ...

... CAEN Mod.V1724は波形を記録することができるデジタイザであり、パルスの高さ解析やダイナミック収集ウィンドウのオンライン・デジタル・パルス・プロセッシング（DPP）の高度なアルゴリズムを実行することができます。 データはフラッシュADC、14ビット分解能、100MS/sのサンプリングレートで読み取られ、シリコン、HPGe、NaIやCsIのような無機シンチレータと電荷増感プリアンプのような高分解能検出器に適しています。波形記録モードでは、データスループットを低減するためにゼロ抑制のアルゴリズムも実装されています。収集はチャンネルに依存せず、異なるチャンネル間の同時計数／反同時計数ロジックや、外部拒否／ゲーティングが可能である。複数のボードを同期させて複雑なシステムを構築することも可能です。 DPPモードの場合、より高い入力レートをサポートし、スループット性能を向上させるために、タイムスタンプ付きリストモードでデータを保存することができます。蓄積されたイベントはリジェクトしたり、オフライン解析用に保存することができます。DPP-PHAモードでのデータ取得は、CoMPASSとMC2Analyzerソフトウェアによって完全に制御され、アルゴリズムパラメーターの管理、プロットの作成、関連するエネルギーと時間のスペクトルの保存が行われます。波形記録モードの場合、ユーザーはCAENScopeとWaveDumpソフトウェアを利用して波形にアクセスし、保存することができます。DPP-DAWモードでは、cデモが波形収集、データプロット、保存を完全に制御します。 ...

... CAEN Mod.DT5730Sは、オンライン・デジタル・パルス処理（DPP）の高度なアルゴリズムを実行しながら波形を記録できるデジタイザです（無料トライアル）。DPPファームウェアを使用することで、定量的な物理パラメータ（統合チャージ、微細な時間分解能によるパルス形状の識別、パルスハイト解析）を取得することができます。また、チャネル単位での自動パルス識別とベースライン抑制（ゼロレングスエンコーディングとダイナミックアクイジションウィンドウ）による波形の読み出しも可能です。DT5730Sがサポートする幅広いDPPアルゴリズムにより、あらゆるタイプの核物理学アプリケーションの「必需品」となります。 DT5730S（旧DT5730）はさらにアップグレードされ、より複雑なDPPアルゴリズムに対応するため、より大きなFPGAと、温度によるキャリブレーションを必要としない、より優れた安定性を実現する新しいA/Dコンバータが導入されました。 入力信号は、14ビット分解能、500MS/sサンプリングレートのフラッシュADCで読み込まれます。これは、PMTやシリコン光電子増倍管に結合された液体や無機シンチレータからの信号のような中速の信号だけでなく、荷電高感度プリアンプに結合されたシリコンやHPGeのような高精度検出器にも適しています。収集はチャンネルに依存せず、異なるチャンネル間の同時計数/反同時計数ロジックや外部拒否/ゲーティングが可能です。複数のボードを同期させて複雑なシステムを構築することもできる。DPPモードの場合、タイムスタンプ付きリストモードでデータを保存することができ、より高い入力レートをサポートし、スループット性能を向上させます。蓄積されたイベントはリジェクトしたり、オフライン解析用に保存することができます。 ...

... Mod.V1730Sは、オンライン・デジタル・パルス・プロセッシング（DPP）の高度なアルゴリズムを実行しながら波形を記録できるデジタイザです（無料トライアル）。DPPファームウェアを使用することで、定量的な物理パラメータ（統合チャージ、微細な時間分解能によるパルス形状の識別、パルスハイト解析）を取得できるだけでなく、チャネル単位での自動パルス識別とベースライン抑制（ゼロレングスエンコーディングとダイナミックアクイジションウィンドウ）による波形の読み出しも可能です。V1730Sがサポートする幅広いDPPアルゴリズムは、あらゆるタイプの核物理学アプリケーションにとって「必需品」となります。 V1730S（従来はV1730）はさらにアップグレードされ、より複雑なDPPアルゴリズムに対応するために大型のFPGAが導入され、温度による校正を必要としない安定性の高い新しいA/Dコンバータが採用された。 入力信号は、14ビット分解能、500MS/sサンプリングレートのフラッシュADCで読み込まれます。これは、PMTやシリコン光電子増倍管に結合された液体や無機シンチレータからの信号のような中速信号だけでなく、荷電高感度プリアンプに結合されたシリコンやHPGeのような高精度検出器にも適しています。収集はチャンネルに依存せず、異なるチャンネル間の同時計数/反同時計数ロジックや外部拒否/ゲーティングが可能です。複数のボードを同期させて複雑なシステムを構築することもできる。DPPモードの場合、タイムスタンプ付きリストモードでデータを保存することができ、より高い入力レートをサポートし、スループット性能を向上させます。蓄積されたイベントはリジェクトしたり、オフライン解析用に保存することができます。 ...

... モジュールDT5742 は、16+1 チャンネル 12 ビット 5 GS/s スイッチド・キャパシタ・デジタイザを搭載したデスクトップ・モジュールです。入力ダイナミックレンジは、シングルエンドのMCX同軸コネクタで1 Vppです（DCオフセットを制御するために各チャンネルに16ビットDACを搭載）。 このデジタイザは、スイッチド・キャパシタ・アレイDRS4チップ（Domino Ring Sampler）をベースにしている。この技術は、1024個のコンデンサ（アナログ・メモリ）を並べたもので、アナログ入力信号が円形に連続的にサンプリングされる。 サンプリング周波数はデフォルトで5GHzで、2.5GHz、1GHz、750MHzにプログラムできる。アナログからデジタルへの変換は、チップのサンプリング・フェーズと同時ではなく、トリガ条件が満たされるとすぐに開始されるため、アナログ入力のみがデジタル化される場合は110μs、高速トリガTR0もデジタル化される場合は181μsのデッドタイムが発生する。トリガが ...

... CAEN Mod.V1742は、1ユニット幅のVME 6Uモジュールで、32+2チャネル12ビット5GS/sスイッチド・キャパシタ・デジタイザ・セクションを搭載しています。入力ダイナミックレンジは、シングルエンドのMCX同軸コネクタで1 Vppです（DCオフセットを制御するために各チャネルに16ビットDAC）。 デジタイザは、スイッチド・キャパシタ・アレイDRS4チップ（Domino Ring Sampler）をベースにしている。この技術は、1024個のコンデンサ（アナログ・メモリ）を並べたもので、アナログ入力信号が円形に連続的にサンプリングされる。 サンプリング周波数はデフォルトで5GHzで、2.5GHz、1GHz、750MHzにプログラムできる。アナログからデジタルへの変換は、チップのサンプリング・フェーズと同時ではなく、トリガ条件が満たされるとすぐに開始されるため、アナログ入力のみがデジタル化される場合は110μs、高速トリガTRnもデジタル化される場合は181μsのデッドタイムが発生する。トリガーが ...

... DT5740は、32チャネル12ビット62.5MS/s（外部クロック使用時65MS/s）デスクトップ波形デジタイザで、ERNI SMCコネクタの2Vppシングルエンド入力ダイナミクスを備えています。16チャンネルはMCX同軸コネクターでも使用可能です。10Vpp（シングルエンド）入力フルスケールレンジのバージョンもあります（DT5740C）。DCオフセットは、各8チャンネル・グループの16ビットDACを介して±1 V（±5 V）の範囲で調整可能です。 このモジュールは、フロントパネルのクロック入力と、内部/外部基準からのクロック合成用のPLLを備えています。データ・ストリームはサーキュラー・メモリ・バッファに連続的に書き込まれます。トリガーが発生すると、FPGAはポスト・トリガー用にさらにN個のサンプルを書き込み、USBまたは光リンクで読み込めるバッファをフリーズします。このバッファはUSBまたは光リンクで読み出すことができます。 各チャンネルには、192kSのSRAMマルチイベント・バッファがあり、プログラム可能なサイズの1÷1024バッファに分割できます。フリーズしたバッファの（USBまたは光リンクによる）読み出しは、アクティブなサーキュラー・バッファ（ADCデータ・ストレージ）への書き込み動作から独立しています。 DT5740はマルチボード同期をサポートしており、すべてのADCを共通のクロック源に同期させ、トリガのタイムスタンプを確実に合わせることができます。一度同期がとれれば、すべてのデータは複数のDT5740ボード間でアライメントされ、コヒーレントとなります。 トリガ信号は、フロント・パネルのトリガ入力やソフトウェア経由で外部から供給できますが、スレッショルド・セルフ・トリガ機能により内部で生成することもできます。 DT5740は、USB ...

... V1740は1ユニット幅のVME 6Uモジュールで、64チャネル12ビット62.5MS/s（外部クロック使用時65MS/s）フラッシュADC波形デジタイザを内蔵し、2つのERNI SMCコネクタに2Vppシングルエンド入力ダイナミクスを備えています。10Vpp（シングルエンド）入力フルスケールレンジのバージョンもあります（V1740A/V1740C）。 プログラム可能な16ビットDAC（各8チャンネル・グループに1つずつ）によるDCオフセット調整（範囲±1 V / ...

... CAEN Mod.DT5725Sは、オンライン・デジタル・パルス処理（DPP）の高度なアルゴリズムを実行しながら波形を記録できるデジタイザです。DPPファームウェアを使用することで、定量的な物理パラメータ（積分チャージ、非常に微細な時間分解能でのパルス形状の識別、パルスハイト解析）を取得することができます。また、チャネル単位での自動パルス識別とベースライン抑制（ゼロレングスエンコーディングとダイナミックアクイジションウィンドウ）による波形の読み出しも可能です。DT5725Sがサポートする幅広いDPPアルゴリズムにより、あらゆるタイプの核物理学アプリケーションの「必需品」となります。 DT5725S（旧DT5725）もアップグレードされ、より複雑なDPPアルゴリズムに対応するために大型のFPGAが導入され、温度による校正を必要としない安定性の高い新しいA/Dコンバータが採用されました。 入力信号はフラッシュADCで読み取られ、14ビット分解能、250MS/sのサンプリング・レートで、PMTやシリコン光電子増倍管に結合された液体や無機シンチレータから来るような中速信号だけでなく、荷電高感度プリアンプに結合されたシリコンやHPGeのような高精度検出器にも適しています。収集はチャンネルに依存せず、異なるチャンネル間の同時計数/反同期ロジックや外部拒否/ゲーティングが可能です。複数のボードを同期させて複雑なシステムを構築することもできる。DPPモードの場合、タイムスタンプ付きリストモードでデータを保存でき、より高い入力レートをサポートし、スループット性能を向上させます。積み重ねられたイベントは、リジェクトされるか、または解析のために保存されます。 ...

... CAEN Mod.V1725Sは、オンライン・デジタル・パルス処理（DPP）の高度なアルゴリズムを実行しながら波形を記録できるデジタイザです。DPPファームウェアを使用することで、定量的な物理パラメータ（積分チャージ、微細な時間分解能によるパルス形状の識別、パルスハイト解析）を取得できるだけでなく、自動パルス識別とチャネル単位でのベースライン抑制（ゼロレングスエンコーディングとダイナミックアクイジションウィンドウ）による波形の読み出しも可能です。V1725Sがサポートする幅広いDPPアルゴリズムにより、あらゆるタイプの核物理学アプリケーションの「必需品」となります。 V1725S（従来はV1725）はさらにアップグレードされ、より複雑なDPPアルゴリズムに対応するために大型のFPGAが導入され、温度による校正を必要としない安定性の高い新しいA/Dコンバータが採用された。 入力信号はフラッシュADCで読み取られ、14ビット分解能、250MS/sのサンプリング・レートで、PMTやシリコン光電子増倍管に結合された液体や無機シンチレータから来るような中速信号だけでなく、荷電高感度プリアンプに結合されたシリコンやHPGeのような高精度検出器にも適しています。収集はチャンネルに依存せず、異なるチャンネル間の同時計数/反同期ロジックや外部拒否/ゲーティングが可能です。複数のボードを同期させて複雑なシステムを構築することもできる。DPPモードの場合、タイムスタンプ付きリストモードでデータを保存でき、より高い入力レートをサポートし、スループット性能を向上させます。積み重ねられたイベントは、リジェクトされるか、または解析のために保存されます。 ...