標準論理ゲート 1.65 - 5.5 V | 74LVC00A

「 74LVC00Aは4つの独立した2入力否定論履積ゲートを提供する。装置は1.65Vへの5.5Vの電源の範囲との操作のために設計されている。入力は5.5Vに耐久性があり混合された電圧環境で使用されるようにこの装置がする。装置はIOFFを使用して部分的な力の適用のために十分に指定される。IOFFの回路部品は装置が動力を与えられるとき防ぐ出力を不具にし現在の逆流を損なう。 特徴および利点 1.65Vからの5.5Vへの供給電圧の範囲 VCCの流し24mA = 3.3V CMOSの低い電力の消費 IOFFは部分的力モード操作を支える 入力か出力は5.5Vまで受け入れる 入力は3.3Vか5.5Vによって運転することができ電圧翻訳適用を可能にする。 ESDの保護はJESD 22を超過する o 200-Vの機械モデル（A115-A） o 2000-Vの人体モデル（A114-A） oは超過する1000-Vを満たした装置モデル（C101C）を Latch-UpはJESD 78のクラスごとの250mAをII超過する パッケージの選択の範囲 緑の形成の混合物（Br、Sb無し）で利用できるSO-14およびTSSOP-14 無鉛終わりの\/RoHS Compliant \ /html」