HDL Designerは、深い解析機能、高度な作成エディタ、完全なプロジェクトおよびフロー管理を統合し、個々のエンジニアやチーム(ローカルまたはリモート)の生産性を向上させ、再現性と予測可能性の高い設計プロセスを可能にする強力なHDL設計環境を提供します。
インタラクティブなHDL可視化および作成ツール
チームがゼロからデザインを作成する場合でも、再利用のためにRTLを評価する場合でも、HDL DesignerはFPGAおよびASIC開発のための完全なデザイン・ソリューションの一部を形成します。エンジニアリング・チームの複雑なデザインの解析、作成、管理を支援します。
機能検証トレーニング・ライブラリ
ModelSim/QuestaのGUIおよびコマンドラインを使用して、HDLデザインをインタラクティブ・モードで検証およびデバッグする方法、または高速シミュレーションのためのバッチ・モード・スクリプトを構築する方法をご紹介します。
---