SIEMENS/シーメンスの排水用ソフトウェア

... Oasys-RTLは、より高い抽象度で最適化し、統合されたフロアプランニングと配置機能を使用することで、大容量化、ランタイムの高速化、QoRの向上、物理的認識といったニーズに対応します。 高速で高品質なフィジカルRTL合成 Oasys-RTLは、時間内にデザイン・クロージャーを達成するために、フィジカル精度、フロアプランニング、高速な最適化の反復を可能にすることで、より高品質な結果を提供します。 電力を考慮した合成 パワーを考慮した合成機能には、マルチスレッショルド・ライブラリのサポート、自動クロックゲーティング、UPFベースのマルチVDDフローなどがあります。合成中、Oasys-RTLはUPFで定義されたパワー・インテントに応じて、適切なレベル・シフタ、アイソレーション・セル、リテンション・レジスタをすべて挿入します。 RTLから直接フロアプランを作成 Oasys-RTLは、デザイン・データフローとタイミング、パワー、エリア、コンジェスチョンの制約を使用して、デザインRTLから直接フロアプランを作成できます。高度なフロアプラン編集ツールを使用して、リージョン、フェンス、閉塞、その他のフィジカル・ガイダンスを考慮し、マクロ、ピン、パッドを自動的に配置します。 独自の配置優先方式 Oasys-RTLは、最初に合成を行い、次にゲートの最適化を行うのではなく、最適なソリューションに収束する能力が高い、より高いレベルのRTLパーティションを同時に最適化します。 ...

... たされているか どうかを判断することは、仕様からRTL記述、そして検証結果までを追跡できることを意味します。ReqTracerを使用すれば、要件駆動型のプロジェクト開発プロセスを容易に実装し、追跡することができます。 プロジェクト管理 ベストプラクティス ReqTracer は、要件主導型プロジェクト開発プロセスの実装と追跡を支援し、継続的なプロセス改善を促進する対話型ツールを提供します。 要件のトレーサビリティ 自動トラッキング ReqTracer は、ハー ドウ ェアおよび ソフトウェアのプロジェクト ...

... Tessent IJTAGは、IEEE1687に準拠したIPブロックを階層型ネットワークに接続するプロセスを簡素化し、単一のトップレベルアクセスポイントから各ブロックへのコマンド通信を可能にします。 なぜTessent IJTAGなのか？ Tessent IJTAG製品は、IEEE 1687規格を実装するための包括的な自動化をサポートし、プラグアンドプレイでIPテストと計測器の統合を実現します。 IJTAG環境の構築 ゲートレベルまたはRTLネットリストからIJTAG Instrument ...

... HDL Designerは、深い解析機能、高度な作成エディタ、完全なプロジェクトおよびフロー管理を統合し、個々のエンジニアやチーム（ローカルまたはリモート）の生産性を向上させ、再現性と予測可能性の高い設計プロセスを可能にする強力なHDL設計環境を提供します。 インタラクティブなHDL可視化および作成ツール チームがゼロからデザインを作成する場合でも、再利用のためにRTLを評価する場合でも、HDL DesignerはFPGAおよびASIC開発のための完全なデザイン・ソリューションの一部を形成します。エンジニアリング・チームの複雑なデザインの解析、作成、管理を支援します。 最適な手法による迅速な設計 最適なデザインの作成 IPから大規模なデザインを効率的に設計および作成するには、RTLを記述するだけでは不十分です。HDL ...

... Catapultは、C++およびSystemCベースの高位合成（High-Level Synthesis：HLS）のためのハー ドウ ェア設計ソリューションの最も幅広いポートフォリオを有しています。Catapultの物理的に認識可能なマルチVTモード、低消費電力推定と最適化、さらに一連の主要な検証ソリューションにより、Catapult HLSは単なる「CからRTLへ」以上のものとなります。 Catapultのお客様がHLSの実世界での使用について語る ここ数年、設計と検証の複雑化、および市場投入までの ...

... PowerProは、RTL設計者に「低消費電力設計」のための最も包括的な機能セットを提供します。RTL設計とゲートレベル設計の両方に対する消費電力見積もり、RTL開発中に消費電力の問題を迅速に発見するための早期消費電力チェック、消費電力のために設計を最適化するためのクロックとメモリのゲーティングを提供します。 低消費電力設計の課題を克服するベストプラクティス これらのプラクティスは、低消費電力でエネルギー効率の高い設計を実現するために不可欠であり、パワーバジェットの達成、パワーに起因する潜在的な信頼性の問題の軽減、熱問題の早期発見による是正措置に役立ちます。NXPは、これらのテクニックを適用する際の視点を紹介します。また、NXPの低消費電力設計プラットフォームが、RTL設計者の低消費電力設計をいかに簡素化するかをご紹介します。 PowerProパワー解析＆最適化プラットフォーム PowerProは、RTL設計者に「低消費電力設計」のための最も包括的な機能セットを提供します。RTL設計とゲートレベル設計の両方を対象としたパワー解析、RTL開発中にパワーの問題を迅速に発見するためのアーリーパワーチェック、デザインをパワーに最適化するためのクロックとメモリのゲーティングを提供します。 PowerProパワー解析と最適化 AI/ML、CPU/GPU、モデムからIoTまで、シーメンスのPowerProが設計サイクル全体を通じて低消費電力のRTL開発を可能にし、IPの低消費電力認定を行うことで、どのようにパワーバジェットを満たし、エネルギー効率の高いIPを提供するかをご覧ください。 ...

... Precision Hi-Rel は、TMR、安全なFSM、およびその他の最適化を使用して、セーフティクリティカルおよび高信頼性アプリケーションのSEU/SETを自動的に緩和することで、Precision RTL Plusを強化します。 SEEの緩和と機能的等価性の確保 Precision Hi-Relは、セーフティクリティカルおよび高信頼性アプリケーション向けに複数のSEE緩和戦略を提供します。FormalPro LECとの統合により、合成ベースの緩和設計がRTLと機能的に同等であることが保証され、DO-254認証を確実に取得できます。 トリプル・モジュラー・リダンダンシー（TMR） TMRは、FPGAのSEU/SETからの保護に使用される最も一般的な緩和戦略です。Precision ...

... スタンダードセル、マルチビットセル、I/Oセル用の高性能、高スループットのセルライブラリ・キャラクタライザ。 クロノス・キャラクタライザ スタンダード・セル、マルチビット・セル、I/Oセルを含むさまざまなセルに対して、正確なLibertyおよびVerilog/VHDLモデルを生成する高性能ライブラリ・キャラクタライズ・ツールです。このツールは、複雑なスティミュラス作成と測定方法をサポートし、また出力モデルのシンタックスを多様に制御します。 性能 高速ランタイムとマルチ・シミュレーション・ジョブ・コントロールによる高スループット ...

... ビスタ・フローは、SoCアーキテクト、ハー ドウ ェア・エンジニア、 ソフトウェア・エンジニアが、TLMモデルの作成、システムのアセンブルとコンフィギュレーション、シミュレーション、検証、デバッグ、性能解析と最適化、電力供給と ソフトウェアとの統合を行うために通常使用するステップで構成される。 複雑なシステムのプロトタイピング、デバッグ、解析 ESL設計メソドロジにより、エンジニアはRTLステージの前に複雑なシステムのプロトタイピング、デバッグ、解析を行うことで、今日の高度な設計の最適化をより迅速、効率的 ...

... Time-to-Marketが潜在的な収益性を左右する場合、Calibre nmDRCをフィジカル検証に使用することで成功が可能になります。微細化する形状や複雑な製造手法の要求に応えるために進化し続けるキャリバーのルールデッキは、必要となるずっと前から実証されています。 左シ フト インデザイン ファブリケーション DRC 次世代パッケージング・ソリューションでは、設計者が効率的で反復可能な自動化されたフローでこれらすべてのプロセスを管理できる単一の環境内で、物理的、電気的、熱的、および製造性能に関する実証済みの自動サインオフ ...