SIEMENS/シーメンスのデザインソフトウェア

... 、リテンション・レジスタをすべて挿入します。 RTLから直接フロアプランを作成 Oasys-RTLは、 デザ イン・データフローとタイミング、パワー、エリア、コンジェスチョンの制約を使用して、 デザ インRTLから直接フロアプランを作成できます。高度なフロアプラン編集ツールを使用して、リージョン、フェンス、閉塞、その他のフィジカル・ガイダンスを考慮し、マクロ、ピン、パッドを自動的に配置します。 独自の配置優先方式 Oasys-RTLは、最初に合成を行い、次にゲートの最適化を行うのではなく、最適なソリューション ...

... アナログ、3D ICのパワー インテグリティ解析を提供します。アナログ、セミカスタム、デジタルのパワー インテグリティ解析は、既存の設計フローに容易に統合でき、あらゆる規模の回路やチップに対応します。 mPowerパワー インテグリティ解析製品 mPowerツールスイートは，最小のブロックから最大のフルチップレイアウトまで，高速でスケーラブルかつ効率的なアナログ/デジタル・パワー インテグリティ解析を実行し，パワー関連の設計目標や性能を検証します． mPowerパワー インテグリティ解析 mPower ...

... プラットフォームです。 配置配線テクノロジでSoC設計を加速 Aprisaデジタル インプリメンテーションはRTL2GDSIIソリューションであり、トップレベルの階層設計とブロックレベルの インプリメンテーションのための完全な合成と配置配線機能を提供します。STAタイミングとDRCの両方の サインオフツールとのテープアウト品質相関により、設計の終結時間を短縮し、最適な性能、消費電力、面積（PPA）を保証します。 アプリサSoC設計 ソフトウェアのメリット アプリサはすぐに最適なPPAを提供します。これにより、フィジカル ...

... 検証の反復回数の増加により、トータル・ サイクル・タイムが増加しています。Calibre nmDRCプラットフォームは、従来のDRCツールとは一線を画す革新的な機能により、 サイクルタイム短縮のニーズに応えます。 業界をリードする サインオフ設計ルール・チェック Calibre nmDRCプラットフォームは、業界をリードする性能とキャパシティに加え、最も複雑なルール・ニーズに対応するための継続的な機能革新により、25年以上にわたってすべての主要ファウンドリの内部 サインオフDRCソリューションとして採用されています ...

... アライメント/接続性チェック Calibre 3DSTACKツールは、Calibreのダイレベルの サインオフ検証を拡張し、幅広い2.5Dおよび3Dスタック・ダイ設計の完全な サインオフ検証を可能にします。設計者は、既存のツール・フローとデータ・フォーマットを使用して、あらゆるプロセス・ノードで完全なマルチ・ダイ・システムの サインオフDRCとLVSチェックを実行できます。 マルチダイ/ダイ・オン・パッケージ/ インターポーザのアライメント・チェック キャリバー3DSTACKツールにより、設計者はマルチダイ・パッケージ・アセンブリ ...

... たされているか どうかを判断することは、仕様からRTL記述、そして検証結果までを追跡できることを意味します。ReqTracerを使用すれば、要件駆動型のプロジェクト開発プロセスを容易に実装し、追跡することができます。 プロジェクト管理 ベストプラクティス ReqTracer は、要件主導型プロジェクト開発プロセスの実装と追跡を支援し、継続的なプロセス改善を促進する対話型ツールを提供します。 要件のトレーサビリティ 自動トラッキング ReqTracer は、ハー ドウ ェアおよび ソフトウェアのプロジェクト ...

... 提供します。 Questa ADMSシミュレーション Questa検証プラットフォームをアナログIPを含む回路の検証にも拡張するQuesta ADMSツールは、複数の高性能シミュレーションエンジンを1つの効率的なツールに統合し、あらゆる主要なハー ドウ ェア記述言語と交換標準をサポートします。 柔軟なミックスドシグナル検証手法をサポート 可能な限り最速のシミュレーションを実現するために高速で直接シミュレーションされるイベント・ドリブン検証モデル ...

... ファウンドリ認定を受けたAFSプラットフォームは、従来のSPICEよりも5倍以上、パラレルSPICEシミュレータよりも2倍以上高速なnm SPICE精度を実現します。アナログ、RF、ミックスドシグナル、カスタム・デジタル回路向けに、最速のnm回路検証プラットフォームを提供。新しいeXTremeテクノロジを搭載。 主な特長 アナログFastSPICEプラットフォーム ファウンドリ認定の精度により、AFSは従来のSPICEよりも5倍以上、パラレルSPICEシミュレータよりも2倍以上高速なナノメータSPICE精度を実現します。大規模なポストレイアウト回路では、新しいAFS ...

... デバッグの時間を短縮します。結果はカラー・マッ プとして表示され、不具合の根本原因を迅速に特定できるため、実行時間、デバッグ時間、およびDRCの総反復回数を削減できます。 設計初期のフィジカル検証 設計チームは市場投入までの時間を短縮するプレッシャーに常にさらされていますが、あらゆるノードの設計において検証 サイクルは長くなるばかりで、より困難になっています。Calibre nmDRC Reconツールは、初期設計の解析を劇的にスピードアップし、全体的な デザ イン・クロージャ時間を短縮するフォーカスDRC ...

... ルールチェックを補完します。 アナログ/デジタル・フローの設計者支援 多層デバイスの対称性を必要とする複雑な デザ イン・ルールを、Calibre Pattern Matchingプロセスを呼び出すだけで簡素化できます。既知の良好なパターンを活用し、修正がないことを確認することで、長時間のデバッグを不要にします。Calibreの サインオフDRCデッキやCalibre RealTime インターフェイスと組み合わせることで、すべての主要なP&Rおよび設計環境における検証を効率化します。 主要ファウンドリ ...