Software de simulação HyperLynx

para projeto de circuitos impressosde designde modelagem

Visão geral HyperLynx é uma suíte de software integrada para análise e verificação de projetos PCB que cobre exploração de esquemático, simulação pré‑layout, verificação pós‑layout e modelação eletromagnética 2D/2.5D/3D. Integra SI, PI, EM e DRC para suportar workflows de verificação progressiva e otimização automatizada.

Principais capacidades

• Exploração pré‑layout e definição de restrições para estabelecer regras fabricáveis e escolher o stackup
• Integridade de sinal (SI) para sinais gerais, SerDes e interfaces DDR com verificações conscientes de protocolo
• Integridade de energia (PI): análise DC drop, AC/decoupling e avaliação transitória do PDN
• Modelação EM 2D/2.5D/3D com solucionadores full‑wave e híbridos para análises de alta fidelidade
• Verificação automática de regras de design (DRC) e extração de topologia pós‑layout para projetos grandes
• Simulação analógica/mista (AMS) baseada em SPICE e acoplamentos multi‑domínio
• Optimizadores automatizados: varrimentos paramétricos, exploração guiada por especialistas e métodos de superfícies de resposta

Família de produtos / Aplicações

• HyperLynx Signal Integrity (HL‑SI)
• HyperLynx Power Integrity (HL‑PI)
• HyperLynx Advanced Solvers (3D EM)
• HyperLynx Design Rule Check (HL‑DRC)
• HyperLynx Analog/Mixed‑Signal (HL‑AMS)
• HyperLynx Schematic Analysis (HL‑SA)
• Z‑Planner Enterprise (planeamento de stackup e biblioteca de materiais)

Principais características

• Ambiente integrado SI/PI/EM/DRC com transferência de dados contínua do esquemático para o layout
• Fluxo de verificação progressivo: verificações rápidas seguidas de simulações de maior fidelidade
• Conformidade consciente de protocolo e análises específicas por fornecedor para DDR e SerDes
• Workflows em lote e automatizados para designs multi‑canal de grande escala
• Escalável para utilizadores desde o iniciante ao perito com workflows pré‑definidos e opções avançadas de solver

Casos de uso típicos

• Verificação de esquemáticos precoce para detetar erros de ligação e conectividade
• Simulação pré‑layout e planeamento de stackup para definir restrições fabricáveis
• Sign‑off pós‑layout para SI/PI/EMC e conformidade em placas multi‑canal
• Análise automática de ligações seriais com relatórios PASS/FAIL e quantificação de margens
• Otimização de PDN e ajuste de redes de desacoplamento para requisitos de corrente transitória

Recursos / especificações técnicas

• Análises suportadas: SI (temporal/frequência), PI (DC/AC/transiente), AMS (SPICE), EM 2D/2.5D/3D
• Cobertura de protocolos: suporte a famílias DDRx e 250+ variantes de protocolos seriais
• Otimização: varrimentos paramétricos, regras de especialista, métodos de superfície de resposta
• Integração de fluxo: esquemático → layout → verificação, extração automática de topologia
• Planeamento de stackup: Z‑Planner Enterprise com biblioteca de materiais, rugosidade do cobre e modelação de perdas