Visão geralO netX 50 é um controlador de rede integrado para comunicação industrial, adequado a aplicações fieldbus e Real‑Time Ethernet. Pode funcionar como companion chip de uma CPU host através de memória dual‑port integrada ou como solução autónoma com E/S digitais. Integra uma CPU ARM 966E‑S de 32 bits (200 MHz) com 112 KB RAM e 64 KB ROM; a memória externa é expansível via controlador de memória 32‑bit (SDRAM, SRAM, FLASH). Periféricos e interfaces seriais (UART, USB, SPI, I²C) e controladores IO‑Link e CCD integrados aumentam a flexibilidade de aplicação.
Destaques- Controlador de rede high‑end flexível com interface host ou modo autónomo de E/S digitais
- Dois canais de comunicação para Real‑Time Ethernet ou fieldbus com PHYs integrados
- Memória dual‑port integrada, opção de barramento de expansão e suporte DMA/triple buffer para elevado débito
Protocolos suportados- VARAN Client
- Sercos Slave
- PROFINET IO‑Device
- PROFIBUS DP Slave
- POWERLINK Controlled Node
- Open Modbus/TCP Server
- Open Modbus/TCP Client
- EtherNet/IP Adapter
- EtherCAT Slave
- DeviceNet Slave
- CC‑Link Slave
- CANopen Slave
Informação de encomendaNome do produto | Nº de peça | Breve descrição
NETX 50 | 2230.000 | Controlador de rede para escravo fieldbus e escravo Real‑Time Ethernet com controlador de memória
Especificações técnicas- CPU: ARM 966E‑S, 32‑bit, 200 MHz
- Memória interna: 112 KByte RAM, 64 KByte ROM
- Memória dual‑port integrada para comunicação host e informação de estado
- Controlador de memória 32‑bit: suporta SDRAM, SRAM, FLASH externos
- Comutador de dados central com cinco caminhos de dados que ligam ARM, comunicação, host e controladores DMA
- Dois canais de comunicação configuráveis com estrutura de controlador em dois níveis (ALUs dedicadas + lógica orientada por microcódigo)
- PHYs Ethernet integrados (reduz a circuitaria Ethernet externa a componentes passivos)
- xMAC (Medium Access Controller) e xPEC (Protocol Execution Controller) para acesso ao barramento e controlo de telegramas
- Transferências por DMA em blocos e lógica triple buffer opcional para troca de dados sem conflitos
- Periféricos: UART, USB, SPI, I²C; controlador IO‑Link integrado e controlador CCD